专利详情

专利名称	3D集成电路结构以及检测芯片结构是否对齐的方法
申请号	CN201110187333.6	专利类型	发明专利
公开（公告）号	CN102867796A	公开（授权）日	2013.01.09
申请（专利权）人	中国科学院微电子研究所	发明（设计）人	肖卫平;朱慧珑
主分类号	H01L23/488(2006.01)I	IPC主分类号	H01L23/488(2006.01)I;H01L25/065(2006.01)I;H01L21/66(2006.01)I
专利有效期	3D集成电路结构以及检测芯片结构是否对齐的方法至3D集成电路结构以及检测芯片结构是否对齐的方法	法律状态	实质审查的生效
说明书摘要	一种3D集成电路结构以及检测芯片结构键合是否对齐的方法，通过在其中一芯片结构上形成包括第一导体和第二导体的检测结构，在另一芯片结构上形成包括第三导体的检测结构，当这两个芯片结构键合在一起时，通过测量第一导体与第三导体之间、第二导体与第三导体之间的导电情况，与预期数值进行比较，从而判断两芯片结构是否对齐，并且，通过导电情况的测量，能够准确得到错位的偏移方向和大小。