专利详情

专利名称	嵌入式系统存储器的测试结构
申请号	CN201320761742.7	专利类型	实用新型
公开（公告）号	CN203573309U	公开（授权）日	2014.04.30
申请（专利权）人	中国科学院嘉兴微电子与系统工程中心	发明（设计）人	周美娣;何文涛;殷明;黄璐;冯华星
主分类号	G06F11/22(2006.01)I	IPC主分类号	G06F11/22(2006.01)I
专利有效期	嵌入式系统存储器的测试结构至嵌入式系统存储器的测试结构	法律状态
说明书摘要	本实用新型公开了一种嵌入式系统存储器的测试结构，内嵌于SoC芯片，包括CPU、控制器、系统总线、SPI接口和多路选择器。其中，CPU通过系统总线与SoC芯片中的存储器阵列相连；控制器通过SPI接口与外部测试机相连；多路选择器的一个输入端与系统总线相连，另一个输入端连接控制器，输出端连接到零位SRAM；SPI接口是SPI?Slave外部接口，其和外部测试机之间具有4个接线。本实用新型通过使用嵌入式的CPU，实现了对SoC芯片中的存储器阵列的基于软件的测试；而SPI接口实现简单，接线少，通信速率高，由此节省了测试时间。